特許
J-GLOBAL ID：200903097213075445
MOS型半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-232283
公開番号（公開出願番号）：特開平8-078672
出願日： 1994年09月01日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 非対称LDD構造のトランジスタを、再現性よく高精度に形成しうるようにする。設計の自由度が制限されないようにする。【構成】 p型シリコン基板1上にゲート酸化膜2を形成し、その上にドレイン形成領域上を覆いかつソース形成領域には達しない多結晶シリコン膜3aを設け、全面にゲート電極材3bを形成する〔図1(a)〕。ゲート電極をパターニングするためのフォトレジスト7aを形成する〔図1(b)〕。フォトレジスト7aをマスクにゲート電極材3bをパターニングする。ヒ素をイオン注入してソース高濃度不純物領域5bと、ドレイン低濃度不純物領域4aを形成する〔図1(c)〕。ゲート側壁絶縁膜6を形成する〔図1(d)〕。ヒ素をイオン注入して、ドレイン高濃度不純物領域5aを形成する〔図1(e)〕。
請求項（抜粋）：
ゲート電極が2層以上の導体または半導体で形成され、少なくとも1層はドレイン拡散領域端に達し、かつソース拡散領域端には達しておらず、またソースはゲート端部まで高濃度不純物領域が形成され、ドレインはゲート近傍は低濃度不純物領域となりこれに接して高濃度不純物領域が形成されていることを特徴とするMOS型半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
