特許

J-GLOBAL ID：200903097216647903

発光素子アレイの駆動回路

発明者： 中村 幸夫 ,  清水 孝篤 ,  戸倉 和男 ,  古谷 博司 ,  千葉 巳生 ,  石崎 隆司
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-084914
公開番号（公開出願番号）：特開平6-297764
出願日： 1993年04月12日
公開日（公表日）： 1994年10月25日
要約：

【要約】【目的】 回路を簡略化して回路規模を小さくすることで、発光素子アレイの駆動回路の低コストかをはかり、高速化が可能な駆動回路とする。【構成】 画素毎にMビットからなるシリアルな印刷濃度データDTが、レジスタ部61,71に各ビット毎パラレルに入力し、セレクト回路63,72は、そのパラレルに入力されたデータDTに基づいた各ビット毎の情報を、発光素子41の発光時間を設定するデジタル信号に合成する。ドライバ部64,75が、そのデジタル信号を駆動して発光素子アレイ40の発光素子を発光させる。この発光時間の長短により、画素毎に濃度階調された印刷が行われる。

請求項（抜粋）：

M(ただし、Mは2以上の整数)ビットからなるシリアルな印刷濃度データに基づいて発光素子の発光時間を設定し、該発光素子が複数配列された発光素子アレイを駆動する発光素子アレイの駆動回路において、前記印刷濃度データを各ビット毎にパラレルに入力するM個のシフトレジスタを有するレジスタ部と、前記各シフトレジスタの出力信号をそれぞれ保持し、所定のタイミングで出力するM個のラッチ回路を有するラッチ部と、パルス幅が異なりかつそのパルスの印加時間帯がそれぞれ重ならないように設定されたM個のストローブ信号によってそれぞれ開閉し、前記各ラッチ回路の出力信号に各ビット毎の前記発光時間を設定して出力するM個のANDゲート、及び該各ANDゲートからの各ビット毎の出力信号を合成して印刷濃度に対応する前記発光時間を設定するORゲートを有するセレクト回路と、前記ORゲートの出力信号を駆動して前記発光素子アレイに供給するドライバ部とを、備えたことを特徴とする発光素子アレイの駆動回路。

IPC (6件)：

B41J 2/44 ,  B41J 2/45 ,  B41J 2/455 ,  H01L 33/00 ,  H04N 1/036 ,  H04N 1/23 103

引用特許：

審査官引用 (3件)

• 特開昭63-185271
  
• プリントヘツド及び印字装置
  公報種別：公開公報   出願番号：特願平3-196530   出願人：ローム株式会社
• 特開昭63-185271