特許

J-GLOBAL ID：200903097225159911

半導体装置

発明者： 井上 善雄 ,  上野 弘貴 ,  恒任 康司
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-235523
公開番号（公開出願番号）：特開平8-097388
出願日： 1994年09月29日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】多電源電圧で動作するインタフェースを備えた集積回路の設計効率を向上できる半導体装置を提供する。【構成】半導体装置は複数のベーシックセル8からなる複数のセル列を備える。ベーシックセル8は、ゲート20を共通とする2つのPMOSトランジスタT1,T5及びNMOSトランジスタT3と、ゲート21を共通とする2つのPMOSトランジスタT2,T6及びNMOSトランジスタT4とを備える。PMOSトランジスタT1,T5はNMOSトランジスタT3を挟むようにゲート20の延びる方向に隣接配置され、PMOSトランジスタT2,T6はNMOSトランジスタT4を挟むようにゲート21の延びる方向に隣接配置されている。

請求項（抜粋）：

複数のベーシックセルからなる複数のセル列を備えた半導体装置において、前記ベーシックセルは、ゲートを共通とする複数のPMOSトランジスタと1つのNMOSトランジスタとを備え、これらのPMOSトランジスタ及びNMOSトランジスタは前記ゲートの延びる方向に隣接配置されている半導体装置。

IPC (4件)：

H01L 27/118 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/82 M ,  H01L 21/82 L ,  H01L 27/04 D