炭化珪素半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-093767
公開番号（公開出願番号）：特開2002-359254
出願日： 2002年03月29日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】チャネル長のバラツキによって発生する素子のオン抵抗の増加や耐圧の低下を防止する。【解決手段】チャネル層5の上にポリシリコン膜21とLTO膜22を積層したのち、これらに開口部を形成する。そして、これらの膜をマスクとしたイオン注入を行うことで、n+型ソース領域が形成される予定位置にn型不純物を注入すると共に、第2ゲート領域のうち最も高濃度となる部分が形成される予定位置にp型不純物を注入する。次に、熱酸化によってポリシリコン膜21の開口端を酸化させたのち、LTO膜22およびポリシリコン膜21の酸化部分を除去し、ポリシリコン膜21の残った部分をマスクとしたイオン注入を行うことで、第2ゲート領域が形成される予定位置全域にp型不純物を注入する。このようにすれば、n+型ソース領域及び第2ゲート領域がセルフアラインで形成され、チャネル長のバラツキをなくすことができる。

請求項（抜粋）：

炭化珪素からなる第1導電型の半導体基板(1)の主表面上に、この半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)を形成する工程と、前記半導体層の表層部の所定領域に、所定深さを有する第2導電型の第1ゲート領域(3)を形成する工程と、前記半導体層及び前記第1ゲート領域の上に第1導電型のチャネル層(5)を形成する工程と、前記チャネル層の中層部のうち前記第1ゲート領域と対向する位置に、第1導電型のソース領域(6)を形成する工程と、前記チャネル層の表層部のうち前記ソース領域と対向する位置を含むように、第2導電型の第2ゲート領域(7)を形成する工程と、前記チャネル層に対して、前記第2ゲート領域及び前記ソース領域を貫通し、前記第1ゲート領域に達する凹部(8)を形成する工程と、前記第1ゲート領域に電気的に接続される第1ゲート電極(9、33、42)、前記ソース領域に電気的に接続されるソース電極(9、32、41)、前記第2ゲート領域に電気的に接続される第2ゲート電極(10、32、43)を形成する工程と、前記半導体基板の裏面側にドレイン電極(12)を形成する工程とを有してなる炭化珪素半導体装置の製造方法であって、前記ソース領域を形成する工程および前記第2ゲート領域を形成する工程は、前記チャネル層の上に第1、第2のマスク膜(21、22)を配置すると共に、該第1、第2のマスク膜の所定領域に開口部を形成する工程と、前記第1、第2のマスク膜をマスクとしたイオン注入を行うことで、前記ソース領域が形成される予定位置に第1導電型不純物を注入すると共に、前記第2ゲート領域のうち前記ソース領域の上に位置する部分が形成される予定位置に第2導電型不純物を注入する工程と、前記第2のマスク膜で前記第1のマスク膜を覆った状態で熱酸化を行い、前記第1のマスク膜を開口端から酸化させる工程と、前記第2のマスク膜および前記第1のマスク膜のうちの酸化された部分を除去したのち、前記第1のマスク膜の残った部分をマスクとしたイオン注入を行うことで、前記第2ゲート領域が形成される予定位置に第2導電型不純物を注入する工程と、前記注入された第1、第2導電型不純物を活性化することで前記ソース領域および前記第2ゲート領域を形成する工程とを有していることを特徴とする炭化珪素半導体装置の製造方法。

IPC (5件)：

H01L 21/337 , H01L 21/265 , H01L 21/266 , H01L 29/80 , H01L 29/808

FI (4件)：

H01L 29/80 C , H01L 21/265 Z , H01L 21/265 M , H01L 29/80 V

Fターム (13件)：

5F102FA01 , 5F102FA02 , 5F102GB04 , 5F102GC08 , 5F102GD04 , 5F102GJ02 , 5F102GL04 , 5F102GR01 , 5F102HC01 , 5F102HC07 , 5F102HC15 , 5F102HC16 , 5F102HC21

前のページに戻る