特許

J-GLOBAL ID：200903097243315440

半導体集積回路、半導体装置および半導体装置の製造方法

発明者： 馬場 俊祐
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-193023
公開番号（公開出願番号）：特開2005-032767
出願日： 2003年07月07日
公開日（公表日）： 2005年02月03日
要約：

【課題】回路規模が小さく且つ非動作時のリーク電流が小さい半導体集積回路を提供する。【解決手段】nMOSトランジスタ120は、エンハンスメント型であり、且つ、ゲート電極125がn+ ポリシリコンで形成されている。一方、nMOSトランジスタ130は、デプレッション型であり、且つ、ゲート電極135がミッドギャップゲートである。動作時に基板電圧を1ボルトにすると、nMOSトランジスタ120,130の動作しきい値はほぼ同じになる。一方、非動作時に基板電圧を零ボルトにすると、nMOSトランジスタ130の動作しきい値が上昇する。したがって、nMOSトランジスタ120,130を直列接続した回路は、動作時は十分に高速であり、非動作時はリーク電流が非常に少ない。【選択図】 図2

請求項（抜粋）：

第1導電型ゲート電極を有する、第1導電型エンハンスメント構造の第1電界効果トランジスタと、 第2導電型ゲート電極を有する、第2導電型エンハンスメント構造の第2電界効果トランジスタと、 第2導電型デプレッション構造の電界効果トランジスタのゲート電極をミッドギャップゲート電極または第1導電型ゲート電極に置き換えてなる構造を有する、第3電界効果トランジスタと、 前記第1電界効果トランジスタの第1主電極および前記第2電界効果トランジスタの第1主電極を出力ノードに接続する第1配線と、 前記第1、第2および第3電界効果トランジスタのゲート電極を入力ノードに接続する第2配線と、 前記第2電界効果トランジスタの第2主電極と前記第3電界効果トランジスタの第1主電極とを接続する第3配線と、 前記第1電界効果トランジスタの第2主電極に第1電源電圧を供給する第1電源ラインと、 前記第3電界効果トランジスタの第2主電極に第2電源電圧を供給する第2電源ラインと、 前記第2、第3電界効果トランジスタに基板電圧を供給する第3電源ラインと、 を有することを特徴とする半導体集積回路。

IPC (6件)：

H01L21/8238 ,  H01L21/8236 ,  H01L27/08 ,  H01L27/088 ,  H01L27/092 ,  H01L29/786

FI (5件)：

H01L27/08 321D ,  H01L27/08 331E ,  H01L29/78 613A ,  H01L29/78 617N ,  H01L27/08 311A

Fターム (29件)：

5F048AC02 ,  5F048AC03 ,  5F048BA16 ,  5F048BB06 ,  5F048BB08 ,  5F048BB15 ,  5F048BC16 ,  5F048BF17 ,  5F048BG12 ,  5F110AA06 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110EE05 ,  5F110EE09 ,  5F110EE28 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG34 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN78 ,  5F110QQ11

引用特許：

審査官引用 (3件)

• 特開昭63-156352
  
• 特開昭63-055975
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-087657   出願人：株式会社東芝