特許
J-GLOBAL ID：200903097262045047
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-165800
公開番号（公開出願番号）：特開平11-017166
出願日： 1997年06月23日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】寄生容量を低減する為のエアギャップを制御性よく形成するのが困難である。【解決手段】シリコン基板1に素子分離領域2、チャネル領域3を形成した後、ゲート酸化膜4を介してゲート電極5を形成し、次で全面に窒化シリコン膜7、酸化シリコン膜8を形成し、エッチバックして第1及び第2のサイドウォール7A,8Aを形成し、次でリン酸で窒化膜からなる第1のサイドウォール7Aを部分的にエッチングして溝9を形成し、次で全面に酸化膜10を形成する。
請求項（抜粋）：
半導体基板上にゲート酸化膜を介して多結晶シリコンからなるゲート電極を形成する工程と、このゲート電極を含む全面に第1の絶縁膜と第2の絶縁膜とを順次形成する工程と、前記第2及び第1の絶縁膜をエッチバックし前記ゲート電極の側面に第2及び第1のサイドウォールを形成する工程と、前記第1のサイドウォールの露出面を部分的にエッチングし溝を形成する工程と、全面に第3の絶縁膜を形成し前記溝部にエアギャップを形成する工程とを含むことを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
