データ同期化回路及び通信インターフェース回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：林恒徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-333819
公開番号（公開出願番号）：特開2003-143117
出願日： 2001年10月31日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】省スペース且つ簡単な構成により異なるクロック間でデータを同期化できるデータ同期化回路を提供する。【解決手段】第1のクロックに同期し且つ所定タイミング毎に入力するバスデータをホールドする第1の回路と、第1のクロックに同期し且つ所定タイミングに対応した第1のタイミング信号を生成する第2の回路と、第1のタイミング信号から第2のクロックに同期する第2のタイミング信号を生成する第3の回路と、第1の回路から出力される前記バスデータを第2のタイミング信号に基づいて受信し、第2のクロックに同期して出力する第4の回路とを備えるデータ同期化回路が提供される。

請求項（抜粋）：

第1のクロックに同期するn+1(nは自然数)ビットのバスデータを第2のクロックに同期化させるためのデータ同期化回路において、前記第1のクロックに同期し且つ所定タイミング毎に入力する前記バスデータをホールドする第1の回路と、前記第1のクロックに同期し且つ前記所定タイミングに対応した第1のタイミング信号を生成する第2の回路と、前記第1のタイミング信号から前記第2のクロックに同期する第2のタイミング信号を生成する第3の回路と、前記第1の回路から出力される前記バスデータを前記第2のタイミング信号に基づいて受信し、前記第2のクロックに同期して出力する第4の回路とを備えることを特徴とするデータ同期化回路。

IPC (2件)：

H04L 7/00 , G06F 13/42 350

FI (2件)：

H04L 7/00 A , G06F 13/42 350 A

Fターム (6件)：

5B077FF12 , 5B077GG02 , 5B077GG12 , 5K047AA15 , 5K047LL01 , 5K047MM28

引用特許：

出願人引用 (2件)

特開昭59-003544
データ乗換回路
公報種別：公開公報出願番号：特願平7-038772 出願人：富士通株式会社

審査官引用 (1件)

特開昭59-003544

前のページに戻る