特許
J-GLOBAL ID：200903097280207690
アクティブマトリクス表示装置
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-215468
公開番号（公開出願番号）：特開平11-121763
出願日： 1996年02月15日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 OFF電流を低減させる構成のアクティブマトリクス表示装置における、回路の集積度を高める。【解決手段】 画素電極に接続している薄膜トランジスタと、薄膜トランジスタに接続されている容量を有するアクティブマトリクス表示装置において、薄膜トランジスタは、チャネル形成領域と、ソース領域またはドレイン領域と、ゲート絶縁膜と、ゲート電極と、少なくとも1つのLDD領域を有し、容量は絶縁膜と、絶縁膜を間に介して半導体薄膜と容量線とからなり、半導体薄膜が前記チャネル形成領域と同じ半導体薄膜でなる。
請求項（抜粋）：
基板の上に配置された複数の画像信号線と、前記画像信号線と交差して配置された複数のゲート信号線と、前記画像信号線と前記ゲート信号線で囲まれた領域に配置されている画素電極と、前記画素電極に接続している薄膜トランジスタと、前記薄膜トランジスタに接続されている容量を有するアクティブマトリクス表示装置において、前記薄膜トランジスタは、チャネル形成領域と、ソース領域またはドレイン領域と、ゲート絶縁膜と、ゲート電極と、少なくとも1つのLDD領域を有し、前記容量は絶縁膜と、前記絶縁膜を間に介して半導体薄膜と容量線とからなり、前記半導体薄膜が前記チャネル形成領域と同じ半導体薄膜でなるアクティブマトリクス表示装置。
IPC (4件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
, G09F 9/30 338
H01L 29/78 612 Z
, G02F 1/136 500
, G09F 9/30 338
, H01L 29/78 616 A
, H01L 29/78 617 V
, H01L 29/78 618 Z
, H01L 29/78 626 Z
