特許
J-GLOBAL ID：200903097301513703
突入電流抑制回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
石田 長七 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-010641
公開番号（公開出願番号）：特開平6-222845
出願日： 1993年01月26日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 交流,直流のいずれの電源入力に対しても電源投入時の平滑キャパシタへの突入電流を抑制すること。【構成】 電源投入時、キャパシタC1 は充電されておらずトランジスタQ4 はオフ状態である。従って、トランジスタQ3 は抵抗R3 によりバイアスされてオンし、フォトカプラPC1 がオンする。トランジスタQ1 ,Q2 はカレントミラーを形成するためトランジスタQ1 は活性領域で動作し、トランジスタQ2 のエミッタ電流に比例した電流以上には流れず突入電流を抑制する。電源投入後キャパシタC1 が充電されてトランジスタQ4 をオンすると、トランジスタQ3 、フォトカプラPC1 がオフとなり、トランジスタQ1 は抵抗R1 を介して飽和領域でオンする。従って、トランジスタQ1 は完全にオンすることにより、トランジスタQ1 の損失を抑制することができる。
請求項（抜粋）：
交流電源を整流した脈流あるいは直流電源と、平滑キャパシタを含む負荷回路との間に制御端子を有し完全にオンする領域とそうでない領域を有する半導体素子を挿入し、上記半導体素子を制御する制御回路とからなる電源回路において、電源投入後、設定期間上記半導体素子を完全にオンしない領域で動作させて負荷に流れ込む電流を設定値以下に抑制する突入電流抑制期間を有し、突入電流抑制期間を越えると上記半導体素子を完全にオンする領域で動作させる制御手段を設けたことを特徴とする突入電流抑制回路。
IPC (3件)：
G05F 1/10 304
, H02M 3/155
, H02M 7/06
