特許

J-GLOBAL ID：200903097323770440

細線電界効果トランジスタ

発明者： 梨本 泰信
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279542
公開番号（公開出願番号）：特開平5-121457
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】微細に分割された導電チャネルを備えた化合物ヘテロ接合電界効果トランジスタのソース電極とゲート電極との間の直列抵抗を低減した、高性能FETを歩留良く製造する。【構成】ソース電極11とドレイン電極12との間の導電チャネル領域6以外の領域に選択的に11B+ などのイオンを注入して、ヘテロ接合界面に生じる電子蓄積層3を消滅させる。さらに高濃度N型GaAs層5を選択エッチングしたリセス8にゲート電極10が形成されている。【効果】ゲート-ソース間の直列抵抗が小さく、電子が1次元に近い分布をもった高性能ヘテロ接合FETが実現した。

請求項（抜粋）：

半導体基板の一主面に互に電子親和力の異なる第1の半導体層と第2の半導体層とが順次形成され、前記第1の半導体層に生じる電子蓄積層を量子干渉効果が現われる程度以下に細かく分割するように、ストライプ状の損傷層が前記第2の半導体層に形成され、前記損傷層を横切って前記電子蓄積層に達しない深さに形成されたリセス領域内にゲート電極が形成された細線電界効果トランジスタ。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/205 ,  H01L 29/804

FI (2件)：

H01L 29/80 H ,  H01L 29/80 Z

引用特許：

審査官引用 (3件)

• 特開平1-262670
  
• 特開平2-273942
  
• 特開平1-238176