特許

J-GLOBAL ID：200903097337469697

半導体装置の製造方法

発明者： 田口 充
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-164848
公開番号（公開出願番号）：特開2000-353703
出願日： 1999年06月11日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】 電解メッキにより溝や接続孔内に銅などの金属材料を埋め込んだ際に生じるボイドを消滅させるために、高圧アニール処理を行うと、その後に行う余剰な金属材料の研磨工程で、研磨レートのばらつき等による加工不良を生じて、配線信頼性を劣化させる。【解決手段】 層間絶縁膜16に形成した凹部23(溝21と説明孔22)内に金属材料として銅25を埋め込む工程と、凹部23内に銅25を残してその他の余剰な銅を除去する工程とを備えた半導体装置の製造方法において、銅を除去した後に高圧アニール処理を行う。

請求項（抜粋）：

絶縁膜に形成した凹部内に金属材料を埋め込む工程と、前記凹部内に前記金属材料を残してその他の前記金属材料を除去する工程とを備えた半導体装置の製造方法において、前記金属材料を除去した後に高圧アニール処理を行うことを特徴とする半導体装置の製造方法。

Fターム (40件)：

5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033JJ28 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK07 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ86 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15