特許

J-GLOBAL ID：200903097374736700

半導体試験装置のパターン発生器

発明者： 池田 直博
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平6-314190
公開番号（公開出願番号）：特開平8-146104
出願日： 1994年11月24日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 シーケンスメモリ及びパターンメモリへのデータの書き込み時間を短縮し、集積回路の試験時間を短縮する回路を実現する。【構成】 パターン発生器内のシーケンスメモリ部において、シーケンスメモリコントロール部21内に、パターンデータの書き込み中であることを認識し、パターンデータの書き込みに同期して、シーケンスデータとしてNOPコードを発生し、シーケンスメモリ24に書き込むパターンデータ書込み認識NOP発生回路23を設ける。そして、NOP以外のLOOPやSTOPなどのコードのみをシーケンスデータとしてシーケンスメモリ24に書き込むシーケンスデータ書込み回路22を設ける。また、こうして発生されたシーケンスデータを記憶するシーケンスメモリ24を設ける。

請求項（抜粋）：

シーケンスメモリコントロール部(21)内に、パターンデータの書き込み中であることを認識し、パターンデータの書き込みに同期して、シーケンスデータとしてNOPコードを発生し、シーケンスメモリ(24)に書き込むパターンデータ書込み認識NOP発生回路(23)を設け、NOP以外のLOOPやSTOPなどのコードのみをシーケンスデータとしてシーケンスメモリ(24)に書き込むシーケンスデータ書込み回路(22)を設け、シーケンスデータを記憶するシーケンスメモリ(24)を設け、たことを特徴とする半導体試験装置のパターン発生器。

IPC (2件)：

G01R 31/3183 ,  H01L 21/66