特許

J-GLOBAL ID：200903097392410596

薄膜トランジスタの製造方法

発明者： 市村 照彦 ,  渡部 純一 ,  小沢 清 ,  宮崎 克行
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-139316
公開番号（公開出願番号）：特開平5-335575
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：

【要約】【目的】本発明は、アクティブマトリクス駆動方式による液晶表示パネル等に用いられる薄膜トランジスタの製造方法に関し、ゲート絶縁膜の膜質や成長性を向上してゲート絶縁膜の絶縁破壊耐量の向上を図るとともに、ゲート電極周辺部での段差を小さくしてステップカバレージを改善することが可能な薄膜トランジスタの製造方法の提供を目的とする。【構成】絶縁性透明基板41上に導電体膜42を形成した後、パターニングし、ゲート電極42aを形成する工程と、ゲート電極42aを被覆してアルミニウム膜43を形成する工程と、アルミニウム膜43を陽極酸化により酸化して少なくともアルミニウム膜43の表層にアルミナ膜43aを形成する工程と、熱酸化又はプラズマ酸化により残存するアルミニウム膜43bを酸化し、ゲート電極42aを被覆してアルミナ膜43cを形成する工程とを含み構成する。

請求項（抜粋）：

絶縁性透明基板上に、ゲート電極と、該ゲート電極を被覆するゲート絶縁膜と、前記ゲート電極の上部領域と重なり、かつ該上部領域を挟んで両側がソース/ドレイン領域層となっている前記ゲート絶縁膜上の半導体層と、前記各ソース/ドレイン領域層と接続されたソース/ドレイン電極とを有する薄膜トランジスタの製造方法において、前記絶縁性透明基板上に導電体膜を形成した後、該導電体膜をパターニングし、ゲート電極を形成する工程と、原料ガスの分子流が形成されるように減圧された複数の反応部に前記絶縁性透明基板を置き、かつ複数の原料ガスが混合しないように前記複数の原料ガスを別々に対応する前記反応部に流し、前記各原料ガスの分子流に交互に曝して前記絶縁性透明基板上にアルミナ膜を形成する原子層デポジション法により、前記ゲート電極を被覆して前記アルミナ膜を形成する工程とを有する薄膜トランジスタの製造方法。

IPC (2件)：

H01L 29/784 ,  H01L 27/12