特許

J-GLOBAL ID：200903097406601810

アナログスイッチ

発明者： 吉岡 雅樹
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-336615
公開番号（公開出願番号）：特開2000-165222
出願日： 1998年11月27日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 バックバイアス効果がなく、チャネル領域とバックゲートの耐圧処理が不要で、常に低抵抗でON動作するアナログスイッチを提供する。【解決手段】 ON時は、制御端子t2に高電圧Vddが、制御端子t1に低電圧Vssが印加され、P・MOS FETQp3がOFFにされ、P・MOSFETQp1、Qp2のゲート4に負バイアスが印加されPチャネルが形成され、P+拡散領域が結合されONとされ、スイッチOFF時は、制御端子t1に高電圧Vddが、制御端子t2に低電圧Vlthが印加され、Qp1、Qp2がOFFに、Qp3がONにされ、ON時にQp1、Qp2のバックゲートは、アナログ信号Faと同電位になり、バックバイアス効果がなく常に低抵抗チャネルでON動作され、ゲート幅の増加、チップ面積の拡大が不要で、Pチャネルとバックゲート間に、ウエル濃度などのデバイスパラメータに対する耐圧処理が不要でデバイス設計の自由度が増大する。

請求項（抜粋）：

入力されるアナログ信号の出力をON-OFF制御するアナログスイッチであり、ソースを前記アナログ信号の入力端子とし、ドレインを前記アナログ信号の出力端子とし、ゲートをスイッチ動作の制御信号の入力端子とするPチャネルMOS FETからなるスイッチ回路と、ソースを電源信号の入力端子とし、ドレインを前記PチャネルMOS FETのソース、前記PチャネルMOS FETのドレイン、及び前記PチャネルMOS FETのバックゲートの接続端子とし、ゲートを前記PチャネルMOS FETのバックゲート電位の調整制御信号の入力端子とするPチャネルMOS FETからなる制御回路とを有することを特徴とするアナログスイッチ。

Fターム (17件)：

5J055AX05 ,  5J055AX11 ,  5J055AX53 ,  5J055AX65 ,  5J055BX17 ,  5J055DX13 ,  5J055DX14 ,  5J055DX18 ,  5J055DX22 ,  5J055DX61 ,  5J055DX72 ,  5J055DX80 ,  5J055DX83 ,  5J055EY21 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05