特許
J-GLOBAL ID：200903097412256475
D-ラッチ回路
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-037005
公開番号（公開出願番号）：特開平9-232921
出願日： 1996年02月26日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】高速化が要求される光ファイバ通信システムにおける受信部の識別回路や、高速化が要求されるADコンバータのコンパレータに適用して好適な差動型のD-ラッチ回路に関し、入力信号の遷移から出力信号の遷移までの遅延時間を短縮し、ラッチ動作の高速化を図ると共に、入力のしきい値に製造上のバラツキがある場合においても、動作上、入力のしきい値のバラツキを小さくすることができるようにする。【解決手段】トランスファ時、出力信号OUT、/OUTを出力回路12に負帰還する負帰還回路20を備える。
請求項（抜粋）：
相補関係にある第1、第2の入力信号が入力され、トランスファ時に活性状態、ラッチ時に非活性状態とされる第1の差動増幅回路と、相補関係にある第1、第2の出力信号が入力され、トランスファ時に非活性状態、ラッチ時に活性状態とされる第2の差動増幅回路と、トランスファ時には前記第1の差動増幅回路の出力を入力して前記第1、第2の出力信号を出力し、ラッチ時には前記第2の差動増幅回路の出力を入力して前記第1、第2の出力信号を出力する出力回路とを備えてなるD-ラッチ回路において、前記第1、第2の出力信号を負帰還させる負帰還回路を備えていることを特徴とするD-ラッチ回路。
IPC (4件)：
H03K 3/356
, H03K 19/0944
, H03M 1/12
, H03K 5/08
H03K 3/356 Z
, H03M 1/12 B
, H03K 5/08 E
, H03K 19/094 A
