メモリコントローラ

発明者： ,
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-065734
公開番号（公開出願番号）：特開2000-259497
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】CPU(プロセッサ)及びキャッシュメモリとメインメモリとの間に介在し、CPU又はキャッシュメモリからのメインメモリへのアクセスを仲介するメモリコントローラに関し、CPUの本来の性能を出させることができるようにし、情報処理システムの動作速度の向上を図る。【解決手段】複数のコマンドバッファ24-1〜24-4を設け、CPUがキャッシュメモリの複数のキャッシュラインに同時又は連続してミスヒットした場合において、キャッシュメモリが複数キャッシュライン分のデータのリード要求を同時又は連続して発行した場合、メインメモリに対して、まず、キャッシュメモリが同時又は連続して発行した複数のアドレスへのリードアクセスを順に行い、その後、残りのデータをリードするためのリードアクセスを行う。

請求項（抜粋）：

キャッシュメモリからのメインメモリへのアクセスを仲介する機能を有するメモリコントローラであって、前記キャッシュメモリが複数キャッシュライン分のデータのリード要求を同時又は連続して発行した場合、前記メインメモリに対して、まず、前記キャッシュメモリが同時又は連続して発行した複数のアドレスへのリードアクセスを順に行い、その後、残りのデータをリードするためのリードアクセスを行うアクセス手段を備えていることを特徴とするメモリコントローラ。

IPC (2件)：

G06F 12/08 , G11C 11/401

FI (3件)：

G06F 12/08 D , G06F 12/08 Q , G11C 11/34 371 Z

Fターム (12件)：

5B005JJ11 , 5B005KK12 , 5B005MM01 , 5B005MM21 , 5B005NN01 , 5B005NN22 , 5B005NN61 , 5B005NN71 , 5B005UU24 , 5B024AA15 , 5B024BA29 , 5B024CA15

前のページに戻る