特許

J-GLOBAL ID：200903097425236279

半導体集積回路

発明者： 須藤 大策
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-101060
公開番号（公開出願番号）：特開2000-293276
出願日： 1999年04月08日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 トライステート素子を含む半導体集積回路の故障検出に使用されるプルダウン素子、もしくはプルアップ素子の面積削減をはかる半導体集積回路を提供する。【解決手段】 トライステート素子が複数接続されたバス信号線307に、nMOSトランジスタ321,322 から構成されたカレントミラー回路と、前記カレントミラー回路にpMOSトランジスタ323を直列接続する。nMOSトランジスタ321に流れる電流はnMOSトランジスタ322とpMOSトランジスタ323を流れる電流と等しくなる。pMOSトランジスタ323のON抵抗を利用することで、nMOSトランジスタ321に流れる電流を小さくできるので、弱いドライブ能力を持つプルダウン素子を、面積を無駄にすることなく作成することができる。

請求項（抜粋）：

トライステート素子を有する半導体集積回路であって、前記トライステート素子のうち1個以上のトライステート素子の出力が接続されるバス信号線と、前記バス信号線をプルダウンするためのn型トランジスタで構成されたカレントミラー回路と、前記カレントミラー回路に直列接続された抵抗を有することを特徴とする半導体集積回路。

IPC (4件)：

G06F 3/00 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/0175

FI (3件)：

G06F 3/00 J ,  H01L 27/04 T ,  H03K 19/00 101 M

Fターム (18件)：

5F038AR01 ,  5F038AV06 ,  5F038BE08 ,  5F038CD07 ,  5F038DF01 ,  5F038DT04 ,  5F038DT15 ,  5F038EZ20 ,  5J056AA00 ,  5J056BB57 ,  5J056BB60 ,  5J056CC02 ,  5J056DD13 ,  5J056DD29 ,  5J056EE11 ,  5J056FF07 ,  5J056HH00 ,  5J056KK02