特許

J-GLOBAL ID：200903097467484370

信号伝送回路と論理回路

発明者： 松井 重純 ,  井沢 龍一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-132638
公開番号（公開出願番号）：特開平7-321635
出願日： 1994年05月23日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 信号伝播の高速化と低消費電力化を実現した信号伝送回路と論理回路を提供する。【構成】 差動形態にされたNチャンネル型MOSFET及び差動形態にされたPチャンネル型MOSFETのドレイン出力をそれぞれ共通化して出力信号を得るとともに、一対からなるドレイン出力間にレベルリミットと、かかるレベルリミッタによるレベル制限動作を検知して上記差動形態にされたPチャンネル型MOSFET及びNチャンネル型MOSFETの共通化されたソースに動作電流を供給するPチャンネル型MOSFET及びNチャンネル型MOSFETをオフ状態にする制御回路を設けて信号伝送回路を構成する。【効果】 レベルリミッタにより信号振幅が制限されるので信号伝播が高速にでき、レベルリミッタが行われるときには差動MOSFETに動作電流を流さないようにするので低消費電力となる。

請求項（抜粋）：

差動形態にされたNチャンネル型MOSFETと、差動形態にされたPチャンネル型MOSFETと、上記Nチャンネル型MOSFETとPチャンネル型MOSFETのそれぞれ接続された一対からなるドレイン出力間に設けられたレベルリミッタと、かかるレベルリミッタによるレベル制限動作を検知して、上記差動形態にされたPチャンネル型MOSFET及びNチャンネル型MOSFETの共通化されたソースに設けられ、動作電流を供給するPチャンネル型MOSFET及びNチャンネル型MOSFETをオフ状態にする制御回路とを備えてなることを信号伝送回路。

IPC (3件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H03K 19/00 101 F ,  H01L 27/08 321 L