特許

J-GLOBAL ID：200903097467718133

不揮発性半導体メモリ

発明者： 堅田 満孝 ,  鈴井 啓介 ,  大沢 雅典
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-183367
公開番号（公開出願番号）：特開平10-027891
出願日： 1996年07月12日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】信頼性の向上を図ることができる不揮発性半導体メモリを提供する。【解決手段】 P型単結晶シリコン基板にはセル毎のN++型ソース領域2とN+型ドレイン領域3が形成されている。メモリ動作領域Z1においてシリコン基板の上にはシリコン酸化膜を介して浮遊ゲート電極6が形成され、その上にシリコン酸化膜を介して制御ゲート電極8が形成されている。ダミーセル領域Z2におけるメモリ動作領域Z1と接するトランジスタはLOCOS酸化膜12上に浮遊ゲート電極13が形成され、この浮遊ゲート電極13上にシリコン酸化膜を介して帯状の制御ゲート電極15が形成されている。ダミーセル領域Z2においてアルミ配線16によりドレイン領域3、ソース領域2、制御ゲート電極8,15が基板電位となっている。

請求項（抜粋）：

半導体基板の表層部にセル毎のソース領域およびドレイン領域が離間して形成され、両領域間における半導体基板の上に薄い絶縁膜を介して浮遊ゲート電極が配置されるとともに、浮遊ゲート電極の上に絶縁膜を介して制御ゲート電極が延設された不揮発性半導体メモリにおいて、前記半導体基板における記憶素子として動作させる記憶用セルの形成領域の外周側を記憶素子として動作させないダミー用セルの形成領域とし、記憶用セル形成領域とダミー用セル形成領域とをLOCOS酸化膜にて分離したことを特徴とする不揮発性半導体メモリ。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 特開平4-230077