特許

J-GLOBAL ID：200903097473181273

回路基板構造

発明者： 北村 剛 ,  斎藤 徹男
出願人/特許権者： リズム時計工業株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-338565
公開番号（公開出願番号）：特開平10-177080
出願日： 1996年12月18日
公開日（公表日）： 1998年06月30日
要約：

【要約】【課題】 回路の誤動作や回路破壊のない状態で、親回路基板に子回路基板を接続することが可能な回路基板構造を提供する。【解決手段】 ライザーカード3がマザーボード1のカードエッジコネクタ2に正しい姿勢で完全に挿入され、接続用パターン5a〜5dが、カードエッジコネクタ2の接続端子8a〜8dにそれぞれ接続された後に、ライザーカード3の接続検知用パターン6a、6bが、カードエッジコネクタ2の接続端子10a、10bに接続され、この状態で初めて接続検知回路12から出力される検知信号により電力供給回路13が作動し、ライザーカード3に電力が供給され、ライザーカード3のカードエッジコネクタ2への不完全接続時には、ライザーカード3には電力供給は行われず、誤動作や回路破損が生じることが完全に防止される。

請求項（抜粋）：

親回路基板にコネクタが接続され、当該コネクタに子回路基板が挿入接続される回路基板構造において、上記子回路基板の上記コネクタに挿入される接続用パターンの両側位置の少なくとも一方側に配置され、上記接続用パターンよりも長さの短い接続検知用パターンと、当該接続検知用パターンを構成素子として形成され、上記子回路基板の上記親回路基板への接続の完了を検知する接続検知手段とを有する回路基板構造。

IPC (3件)：

G04G 1/00 303 ,  G04G 1/00 301 ,  H01R 23/68

FI (3件)：

G04G 1/00 303 ,  G04G 1/00 301 F ,  H01R 23/68 L

引用特許：

審査官引用 (1件)

• 特開平1-211876