特許
J-GLOBAL ID：200903097475808346
薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249680
公開番号（公開出願番号）：特開平5-090589
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 薄膜トランジスタにおいて、オン電流を低下させることなくオフ電流を低減し、オン・オフ電流比を高くする。【構成】 半導体層2のチャネル領域9相当部分に酸化又はエッチングを施して、半導体層2のソース領域10a及びドレイン領域10bをチャネル領域9よりも厚肉となす。よって、予め半導体層2を厚く形成しておくと、半導体層2は良好な結晶状態となる。また、チャネル領域9の薄肉化を酸化又はエッチングにより行うので、半導体層2全体の結晶性が損なわれない。これによりオン電流が大きくなる。更に、ソース領域10a及びドレイン領域10bは厚肉のまま残されるので、ソース領域10a及びドレイン領域10bの抵抗は十分に低い状態となる。これにより、オン電流が低くなり難い。一方、チャネル領域9が薄肉となっているので、オフ電流は低減される。このため、オン・オフ電流比を高くすることができる。
請求項（抜粋）：
絶縁膜を挟んで片方にゲート電極が、他の片方に半導体層がそれぞれ形成され、該半導体層の中央部の該ゲート電極とほぼ対向する部分をチャネル領域となし、該中央部より一端側をソース領域、他端側をドレイン領域となしてある薄膜トランジスタにおいて、該半導体層のソース領域及びドレイン領域が、チャネル領域よりも厚肉に形成された薄膜トランジスタ。
IPC (2件)：
H01L 29/784
, G02F 1/136 500
