特許
J-GLOBAL ID:200903097481879352
デ-タ復調装置
発明者:
,
出願人/特許権者:
代理人 (1件):
岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-019494
公開番号(公開出願番号):特開2000-215616
出願日: 1999年01月28日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】 データ転送レートの高速化対応として、復調器の入力をNビット幅に拡張し、かつ同期符号の位置とNビットの境界位置が任意に変化するデータ入力に対しても正しい復調を行う復調器を提供する。【解決手段】 1クロック入力ごとにNビットシフトするMビット幅のシフトレジスタと、シフトレジスタに1ビットずらして接続されたN個の同期符号検出手段と、N個の検出手段のどれで同期符号が検出されたかを記憶するN状態の記憶手段と、N状態値に応じてシフトレジスタの異なるビット位置からKビットを抽出するデータ選択手段と、Kビットから復調データを得る復調手段により構成される。パラレル入力により、見かけ上のデータ入力速度を低減することができる。
請求項(抜粋):
Nビット幅でデータが入力されるデータ復調回路であって、1クロック入力ごとにNビットシフトするMビット幅のシフトレジスタ(M≧N)と、前記シフトレジスタの一部のビットを入力として同期符号を検出するN個の同期符号検出手段と、前記N個の検出手段のうちどの検出手段で同期符号が検出されたかを記憶するN状態の記憶手段と、前記N状態の状態値に応じて前記シフトレジスタの異なるビット位置からKビットを抽出するデータ選択手段と、前記Kビットから復調データを得る復調手段により構成され、前記N個の同期符号検出手段の入力は、前記シフトレジスタに各々1ビットずらして接続されていることを特徴とするデータ復調装置。
IPC (2件):
G11B 20/14 341
, H03M 7/30
FI (2件):
G11B 20/14 341 B
, H03M 7/30 Z
Fターム (13件):
5D044BC02
, 5D044CC04
, 5D044DE32
, 5D044GL02
, 5D044GM26
, 5J064AA03
, 5J064BA01
, 5J064BB09
, 5J064BC01
, 5J064BC04
, 5J064BC25
, 5J064BD02
, 5J064BD03
前のページに戻る