特許

J-GLOBAL ID：200903097504419044

シリアルバス制御装置

発明者： 佐治 茂夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-310383
公開番号（公開出願番号）：特開平6-164595
出願日： 1992年11月19日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】シリアルバス制御装置において、スレーブ回路群に対する制御時間の減少、シリアルバス上の占有率の低下、バスマスタ回路の負担の軽減を図る。【構成】データ転送回線用のシリアルバス10と、同一アドレスのデータおよび動作制御用のコマンドデータを含むデータをシリアルバスに送信する機能を有するバスマスタ回路11と、シリアルバス上の自己宛てのアドレスのデータを判別し、これと対をなすデータを取り込むバスインターフェース機能を有し、同一のアドレスが割り当てられた複数のスレーブ回路121、122を含むスレーブ回路群と、対応するスレーブ回路により取り込まれた前記コマンドデータをデコードして制御信号を出力する複数のデータデコーダ141、142と、対応するデータデコーダの制御信号出力に基づいて互いに異なる処理を行う複数の処理ロジック回路131、132とを具備することを特徴とする。

請求項（抜粋）：

データ転送回線用のシリアルバスと、このシリアルバスに結合され、同一アドレスのデータおよび動作制御用のコマンドデータを含むデータをシリアルバスに送信する機能を有するバスマスタ回路と、前記シリアルバスにそれぞれ結合され、シリアルバス上の自己宛てのアドレスのデータを判別し、これと対をなすデータを取り込むバスインターフェース機能を有し、同一のアドレスが割り当てられた複数のスレーブ回路を含むスレーブ回路群と、上記複数のスレーブ回路に対応して設けられ、対応するスレーブ回路により取り込まれた前記コマンドデータをデコードして制御信号を出力する複数のデータデコーダと、この複数のデータデコーダに対応して設けられ、対応するデータデコーダの制御信号出力に基づいて互いに異なる処理を行う複数の処理ロジック回路とを具備することを特徴とするシリアルバス制御装置。

IPC (5件)：

H04L 12/40 ,  G06F 13/00 357 ,  G06F 13/14 320 ,  G06F 13/38 330 ,  G06F 13/38 350