半導体集積回路およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：志賀正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-243378
公開番号（公開出願番号）：特開平7-106518
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】大きな工程増を招くことなく製造でき、高耐圧かつ大容量の電源バイパスキャパシタを有する半導体集積回路を提供する。【構成】メモリセルキャパシタおよび電源バイパスキャパシタとして、所定の耐圧を有する誘電体膜およびこの誘電体膜よりも誘電率の高い誘電体膜からなる複合絶縁膜7を上部電極8および下部電極6間に介挿した構成のものが同一半導体基板上に形成されている。これらのメモリセルキャパシタおよび電源バイパスキャパシタを構成する各電極および誘電体膜は、各々同一工程にて形成されたものである。

請求項（抜粋）：

記憶すべき情報に対応した電圧が印加されるメモリ用上部電極およびメモリ用下部電極と、該メモリ用上部電極および該メモリ用下部電極間に積層された高誘電体膜を含むメモリ用絶縁膜とにより構成されるメモリセルキャパシタと、各々が電源およびグランドのいずれか一方に接続されるバイパスキャパシタ用上部電極およびバイパスキャパシタ用下部電極と、該上部電極および該下部電極間に積層されたバイパスキャパシタ用絶縁膜およびその上層に付加されたバイパスキャパシタ用誘電体膜とにより構成される電源バイパスキャパシタとが、同一半導体基板上に形成されてなり、前記バイパスキャパシタ用上部電極およびバイパスキャパシタ用下部電極は、少なくともポリシリコンを含む導電体であって前記メモリ用上部電極およびメモリ用下部電極と各々同一工程により形成されたものであり、前記バイパスキャパシタ用絶縁膜および前記メモリ用絶縁膜は同一工程において形成されたものであることを特徴とする半導体集積回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , H01L 21/8242 , H01L 27/108

FI (3件)：

H01L 27/04 C , H01L 27/04 H , H01L 27/10 325 C

前のページに戻る