特許

J-GLOBAL ID：200903097523182586

半導体基板上への電極形成方法

発明者： 上田 修 ,  池田 和人
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-250321
公開番号（公開出願番号）：特開平8-115890
出願日： 1994年10月17日
公開日（公表日）： 1996年05月07日
要約：

【要約】【目的】 半導体基板上への電極形成方法に関し、電極を形成する半導体基板上に残存する酸化膜を除去して電気抵抗を低減し、格子間型の転位ループを侵食、消滅して、ソース接合やドレイン接合のリーク電流を低減する。【構成】 Si,Ge,SiとGeの混晶等の半導体基板(1)のLOCOS酸化膜(3)によって画定された領域に、還元能力を有するTi,Zr,Hf等の第1の金属(7)を被着し、熱処理によって半導体基板(1)と第1の金属(7)との反応生成物(9)を形成し、半導体基板(1)と第1の金属(7)との反応生成物(9)を除去した後に、Co,V,Nb,Ta,C,Mo,W,Y等の第2の金属(10)を被着し、熱処理によって半導体基板(1)と第2の金属(10)との反応生成物(12)を形成して電極を構成する。これらの処理を一貫して真空装置内で行うことによって、半導体基板の酸化を防ぐことができる。

請求項（抜粋）：

半導体基板上に還元能力を有する第1の金属を被着する工程と、熱処理によって該半導体基板と該第1の金属との反応生成物を形成する工程と、該半導体基板と該第1の金属との反応生成物を除去する工程と、該半導体基板の該半導体基板と該第1の金属との反応生成物を除去した後に、該第1の金属よりも還元能力の低い第2の金属を被着する工程と、熱処理によって該半導体基板と該第2の金属との反応生成物を形成する工程を含むことを特徴とする半導体基板上への電極形成方法。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/306 ,  H01L 21/768 ,  H01L 21/316 ,  H01L 29/43

FI (4件)：

H01L 21/306 F ,  H01L 21/90 C ,  H01L 21/94 A ,  H01L 29/46 T