特許

J-GLOBAL ID：200903097527903598

半導体装置及びその製造方法

発明者： 望月 和浩
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-082217
公開番号（公開出願番号）：特開2000-277530
出願日： 1999年03月25日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】ヘテロ接合バイポーラトランジスタを有し、高集積化した半導体装置の製造方法を提供すること。【解決手段】基板裏面にバイアホールを形成する際、両面コンタクトアライナを用いることなく、次ぎのように半導体装置を作製する。半導体基板上に、半導体基板とエッチング特性の異なる第1の半導体層(2)を形成し、第1の半導体層のバイアホール(5)の形成位置にホールを、さらに合わせマーク(3)を形成し、第1の半導体層上に、バイアホール(5)が形成される第2の半導体層(7)を形成し、半導体基板をエッチングし、さらに上記ホールから第2の半導体層をエッチングしてバイアホールを形成するようにした半導体装置の製造方法。

請求項（抜粋）：

半導体基板上に、該半導体基板とエッチング特性の異なる第1の半導体層を形成する第1の工程、該第1の半導体層に、バイアホールの形成位置にホールを、所望の位置に合わせマークを形成する第2の工程、上記第1の半導体層上に、バイアホールが形成される第2の半導体層を形成する第3の工程及び上記半導体基板をエッチングし、さらに上記ホールから上記第2の半導体層をエッチングしてバイアホールを形成する第4の工程からなることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

FI (2件)：

H01L 29/72 ,  H01L 29/205

Fターム (23件)：

5F003AP04 ,  5F003AP08 ,  5F003BA11 ,  5F003BA29 ,  5F003BA92 ,  5F003BC02 ,  5F003BC90 ,  5F003BF06 ,  5F003BH01 ,  5F003BH07 ,  5F003BH08 ,  5F003BH18 ,  5F003BH99 ,  5F003BJ06 ,  5F003BJ99 ,  5F003BM03 ,  5F003BP11 ,  5F003BP12 ,  5F003BP32 ,  5F003BP41 ,  5F003BP96 ,  5F003BS07 ,  5F003BS08