特許

J-GLOBAL ID：200903097537924259

半導体集積回路装置の製造方法および検査方法

発明者： 平岩 篤 ,  鈴木 範夫 ,  神田 隆行 ,  須向 一行 ,  高橋 健治
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-123144
公開番号（公開出願番号）：特開平11-317520
出願日： 1998年05月06日
公開日（公表日）： 1999年11月16日
要約：

【要約】【課題】 半導体集積回路装置が有するMISFETを構成するゲート絶縁膜の検査費用の低減を図ることのできる技術を提供する。【解決手段】 1枚の半導体ウエハSW1 内に、厚いゲート絶縁膜と同じ厚さの酸化シリコン膜によってMOSキャパシタが構成された半導体チップC1 と、薄いゲート絶縁膜と同じ厚さの酸化シリコン膜によってMOSキャパシタが構成された半導体チップC2 とが配置されており、2種類の厚さのゲート絶縁膜の信頼度評価を1枚の半導体ウエハSW1 において行なう。

請求項（抜粋）：

MISFETの相対的に厚いゲート絶縁膜と同じ厚さの絶縁膜を有する第1のMISキャパシタが形成された第1の半導体チップと、他のMISFETの相対的に薄いゲート絶縁膜と同じ厚さの絶縁膜を有する第2のMISキャパシタが形成された第2の半導体チップとが配置された半導体ウエハを用いて、前記第1のMISキャパシタおよび前記第2のMISキャパシタをそれぞれ検査することにより、前記相対的に厚いゲート絶縁膜および前記相対的に薄いゲート絶縁膜の品質管理を行なう工程を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 T ,  H01L 27/08 102 C