特許

J-GLOBAL ID：200903097541392504

半導体基板の製造方法

発明者： 中西 俊郎 ,  福田 哲生
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-327189
公開番号（公開出願番号）：特開平5-160090
出願日： 1991年12月11日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 二つのシリコンウエハを張り合わせて成るSOI 基板またはP/P+ 基板に関し,該基板に半導体素子を形成する熱処理において発生する反りを低減することを目的とする。【構成】 支持基板となるシリコンウエハの張り合わせ面にあらかじめB およびGeのいずれか一方または双方をイオン注入して支持基板の機械的強度を高めておくことにより反りが低減される。高濃度のB またはGeが両シリコンウエハ間に挟まれているので, 熱処理雰囲気を通じてのこれら不純物による汚染が生じない。反りを低減するに必要なGe濃度は, SiO2膜の絶縁耐圧および発生ライフタイムの低下を回避可能な範囲で選ぶことができる。

請求項（抜粋）：

第1のシリコンウエハの一表面に硼素およびゲルマニウムのいずれか一方また双方を導入する工程と,該第1のシリコンウエハにおける少なくとも前記硼素またはゲルマニウムが注入された表面を該第2のシリコンウエハの一表面と重ね合わせた状態で両シリコンウエハを熱圧着する工程と,該第1のシリコンウエハと熱圧着された該第2のシリコンウエハを薄くする工程とを含むことを特徴とする半導体基板の製造方法。

IPC (4件)：

H01L 21/304 321 ,  H01L 21/02 ,  H01L 21/265 ,  H01L 27/12