特許

J-GLOBAL ID：200903097556145074

半導体装置及びその製造方法

発明者： 浅井 明 ,  高木 剛
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-283273
公開番号（公開出願番号）：特開2003-092399
出願日： 2001年09月18日
公開日（公表日）： 2003年03月28日
要約：

【要約】【課題】 GeやC等を含む半導体素子の製造プロセスでは、通常のシリコン半導体素子製造ラインに取っては導入したくない元素を含んでおり、Ge等の異種材料を使用する半導体製造ラインを通常のシリコン半導体製造ラインと別途設置する必要があり、専用製造ラインの構築・維持が経済的負担となる。【解決手段】 GeやC等の異種材料を含む半導体を選択エピタキシャル技術により、半導体素子の性能を決定するチャネル領域にのみに形成し、キャリアの走行時間を短くすることがすること等により半導体素子の高性能化を実現する。同時にチャネル領域外ではGeやC等の異種材料を用いていないので、チャネル領域やゲート絶縁膜形成工程以外でのGeやC等の相互汚染の可能性を極小化でき、多くの半導体製造装置を通常のシリコン半導体製造ラインを共用化することにより、高性能で経済的な半導体素子を提供する。

請求項（抜粋）：

半導体基板と、前記半導体基板の一部に設けられた素子分離部と、前記半導体基板の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記半導体基板のうち前記ゲート電極の両側方に設けられた第1導電型のソース・ドレイン領域と、前記半導体基板のうち前記ソース・ドレイン領域間に位置する領域に設けられたエピタキシャル法によって形成された第1の半導体からなるチャネル領域と、前記半導体基板のうち前記チャネル領域の下方に設けられ、前記第1の半導体よりもキャリアが走行するバンド端のキャリアに対するポテンシャルが大きい第2の半導体からなる第2導電型のボディ領域を備えている半導体装置。

Fターム (45件)：

5F140AA00 ,  5F140AA05 ,  5F140AB01 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA02 ,  5F140BA05 ,  5F140BB06 ,  5F140BB13 ,  5F140BB18 ,  5F140BC13 ,  5F140BC15 ,  5F140BD04 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BE10 ,  5F140BE19 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF20 ,  5F140BF21 ,  5F140BF27 ,  5F140BF60 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG32 ,  5F140BG34 ,  5F140BG36 ,  5F140BG40 ,  5F140BH14 ,  5F140BH40 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK14 ,  5F140CB01 ,  5F140CB04 ,  5F140CE07 ,  5F140CF04