マイクロプロセッサ

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-235631
公開番号（公開出願番号）：特開平6-083701
出願日： 1992年09月03日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】キャッシュのアクセスが連続してミスを起して場合、キャッシュのアクセスを高速化する。【構成】ミスにより起動されたブロック・リードの処理中に他のアクセスがミスしてブロック・リードを要求した場合、サブブロック境界で処理中のブロック・リードを中止し次のブロック転送を開始する主メモリ・アドレス発生器113を設ける。キャッシュのブロックを幾つかのサブブロックに分割してそれぞれのデータが有効であるかを示す有効フラグ105を設け、ミスを判定する時にサブ・ブロックの有効フラグを考慮するヒット判定器107を設ける。【効果】ブロック・リードの処理中に他のアクセスがミスした場合、そのアクセスのためのブロック・リードを早く実行することができ、そのアクセスを早く終了することができる。

請求項（抜粋）：

キャッシュメモリを有するマイクロプロセッサであって、該キャッシュメモリデータのブロックをサブブロックに分割し、各サブブロックごとにデータが有効であるかを示すフラグを持たせ、第1のキャッシュ・アクセスのヒット・ミスにより起動される第1のブロック・リードの処理中に別の第2のキャッシュ・アクセスのヒット・ミスが生じた場合に、上記第1のブロック・リードを中止して上記第2キャッシュ・アクセスのための第2のブロック・リードを起動する機能を有することを特徴するマイクロプロセッサ。

前のページに戻る