特許

J-GLOBAL ID：200903097586073400

半導体集積回路

発明者： 兵三 正彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-127650
公開番号（公開出願番号）：特開平10-319093
出願日： 1997年05月16日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 内蔵されたPLL回路の動作を容易に診断することができる回路構造となっておらず、診断が極めて困難であるという課題があった。【解決手段】 第1外部入力端子を介して入力された第1クロックと、第1クロックに同期したPLL手段からの第2クロックとを比較することにより双方のクロックの一致/不一致の判定結果を外部出力端子へ出力する比較手段を備えて構成する。

請求項（抜粋）：

第1外部入力端子を介して入力された第1クロックに同期する所定周波数の第2クロックを発生するPLL手段と、上記第1クロックと上記第2クロックとを比較することにより上記第1及び第2クロックの一致/不一致の判定結果を外部出力端子へ出力する比較手段とを備えた半導体集積回路。

IPC (4件)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822 ,  H03L 7/08

FI (3件)：

G01R 31/28 V ,  H01L 27/04 T ,  H03L 7/08 Z