特許

J-GLOBAL ID：200903097599600026

半導体デバイスの素子分離方法及びCMOS装置

発明者： 高橋 剛
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-021496
公開番号（公開出願番号）：特開平9-213786
出願日： 1996年02月07日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 拡散層の分離とウエル分離を高い集積度で実現するとともに、ウエル電位を容易に確保できる半導体デバイスの素子分離方法及びCMOS装置を提供する。【解決手段】 トレンチ10A〜10Dを設けて少なくともウエル11A〜11Dを分離するCMOS構成の半導体デバイスの素子分離方法およびCMOS装置1であって、トレンチ10A、10Bによって分離された、トレンチ10A、10B両側に存する同一導電型のウエル11A〜11Cに電気的に接続可能な不純物層8A、8Bをトレンチ10A、10Bの底面部分に設け、かつ不純物層8A、8Bはトレンチ10A、10B両側に存するウエル11A〜11Cと同一導電型とする。

請求項（抜粋）：

トレンチを設けて少なくともウエルを分離するCMOS構成の半導体デバイスの素子分離方法であって、該トレンチによって分離された、該トレンチ両側に存する同一導電型のウエルに電気的に接続可能な不純物層を前記トレンチの底面部分に設け、かつ前記不純物層は前記トレンチ両側に存する前記ウエルと同一導電型であることを特徴とする半導体デバイスの素子分離方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 21/76 L ,  H01L 27/08 321 B