特許

J-GLOBAL ID：200903097616247696

メモリ・モジュール

発明者： ブライアン・ジェイ・コノリー ,  マーク・ダブリュー・ケロッグ ,  ブルース・ジー・ヘーゼルゼット
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-181302
公開番号（公開出願番号）：特開平10-092169
出願日： 1997年07月07日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 複数のDRAMを有する高密度モジュール上のデータ線負荷を最小にし、データ線容量性負荷に起因する性能低下なしに、システムの最大のメモリ密度を可能にすること。【解決手段】 システム・ボード10上のコネクタ101〜108と相互接続されるタブを有するプリント回路カード20〜40と、プリント回路カードに取り付けられた複数のバンクのランダム・アクセス・メモリ・デバイス301〜318、401〜438と、選択されたランダム・アクセス・メモリ・デバイスと接続された、イネーブル信号に応答する1つまたは複数のバス・スイッチ309、319、409、419と、システムの行アドレス・ストローブ信号および列アドレス・ストローブ信号に応答して、1つまたは複数のバス・スイッチのイネーブル信号を生成する、論理手段とを含む。

請求項（抜粋）：

システム・ボード上のコネクタと相互接続される接点タブを有し、カード・データ・バスを有するプリント回路カードと、前記プリント回路カードに取り付けられ、前記カード・データ・バスに接続された、複数バンクのランダム・アクセス・メモリ・デバイスと、前記複数バンクのランダム・アクセス・メモリ・デバイスのうちの選択されたものが前記カード・データ・バスを介して接続された、イネーブル信号に応答する、1つまたは複数のバス・スイッチと、システムの行アドレス・ストローブ信号および列アドレス・ストローブ信号に応答して、前記1つまたは複数のスイッチの前記イネーブル信号を生成する、論理手段とを含む、メモリ・モジュール。

引用特許：

審査官引用 (4件)

• シングル・インライン・メモリ・モジュール
  公報種別：公開公報   出願番号：特願平5-139238   出願人：サン・マイクロシステムズ・インコーポレーテッド
• メモリ容量設定方式
  公報種別：公開公報   出願番号：特願平3-181489   出願人：富士通株式会社
• 改良された出力ドライバを含むメモリ記憶装置及びデータ処理システム
  公報種別：公開公報   出願番号：特願平5-308371   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• メモリ装置用インターフェース及び方法
  公報種別：公開公報   出願番号：特願平7-056807   出願人：サン・マイクロシステムズ・インコーポレーテッド