特許

J-GLOBAL ID：200903097624317695

記憶素子、その駆動方法及び記憶装置、並びに撮像装置

発明者： 山田 裕康
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-008169
公開番号（公開出願番号）：特開2000-208724
出願日： 1999年01月14日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 データの書き込み、消去共に短時間で精度よく行う。【解決手段】 ガラス基板10上の透明電極10aは、ダブルゲートメモリ11のボトムゲート電極となる。この上に、ボトムゲート絶縁膜11aが形成され、ボトムゲート電極の位置に対応してa-Siからなる半導体層11bが形成される。半導体層11bの両側には、n+Si層11cを介してソース電極11dとドレイン電極11eとが形成される。さらにその上に、トップゲート絶縁膜11fとトップゲート電極11gとが順次形成されている。ここで、ボトムゲート絶縁膜11aとトップゲート絶縁膜11fは、共にSiNによって構成されるが、トップゲート絶縁膜11fの方がSiの比率が高く、トラップ領域が形成される。また、有機EL層12aの発光した光は、透明電極10aを介して半導体層11bに入射され、トラップ領域にトラップされるキャリア(正孔及び電子)が生成される。

請求項（抜粋）：

データの消去、書き込みまたは読み出しのそれぞれに応じた所定の電圧が供給される第1ゲート電極と、前記第1ゲート電極上に形成された第1ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生し、前記第1ゲート電極に供給された電圧によってチャネルを形成する半導体層と、供給された電圧に応じて、前記半導体層に形成されたチャネルを通じて電流を流させるドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域を形成する第2ゲート絶縁膜と、前記第2ゲート絶縁膜上の前記半導体層に対応する位置に形成され、データの消去、書き込みまたは読み出しのそれぞれに応じた所定の電圧が供給され、供給された電圧に応じて前記半導体層内のキャリアを前記第2ゲート絶縁膜のトラップ領域にトラップさせる第2ゲート電極と、供給された電圧に従って発光し、前記半導体層に光を入射させる発光素子とを備えることを特徴とする記憶素子。

IPC (9件)：

H01L 27/10 451 ,  G11C 17/00 580 ,  H01L 27/115 ,  H01L 27/146 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H04N 5/335 ,  H05B 33/14

FI (7件)：

H01L 27/10 451 ,  G11C 17/00 580 A ,  H04N 5/335 A ,  H05B 33/14 A ,  H01L 27/10 434 ,  H01L 27/14 A ,  H01L 29/78 371