特許
J-GLOBAL ID：200903097646082896
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-274679
公開番号（公開出願番号）：特開平5-081894
出願日： 1991年09月24日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】 不良メモリセル救済率を向上し、生産性を向上することができる半導体記憶装置を得ること。【構成】 モード選択回路15によりセルフテストモードを選択し、セルフテスト回路16によりメモリセルの良,不良を判定し、メモリセルが不良であれば、スペアメモリセル選択回路3a,3bによりスペアメモリセルを選択し、また選択されたスペアメモリセルの良,不良を上記セルフテスト回路16により判定し、ヒューズ切断回路17により不良と判定されたメモリセルを正常なスペアメモリセルに置換するようにした。
請求項（抜粋）：
外部アドレスの入力に対応して選択される複数のメモリセルと,該複数のメモリセルの一部に不具合が生じた場合に、それを以て置換する複数のスペアメモリセルとを備えた半導体記憶装置において、制御信号によりセルフテストモードを選択するモード選択手段と、該モード選択手段からのセルフテストモード信号に基づき、メモリセルまたはスペアメモリセルに書き込んだデータと,該メモリセルまたはスペアメモリセルから読み出したデータとを比較することにより、メモリセルまたはスペアメモリセルの良,不良を判定するセルフテスト手段と、該セルフテスト手段からの出力を用いて、不良と判定されたメモリセルを置換するためのスペアメモリセルを選択する信号によりスペアメモリセルを選択するスペアメモリセル選択手段と、上記不良と判定されたメモリセルを上記スペアメモリセル選択手段により選択された正常なスペアメモリセルに置換する置換手段とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 301
, G11C 29/00 303
