命令セット構造の比較拡張を有するプロセッサ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2000-598932
公開番号（公開出願番号）：特表2002-536763
出願日： 2000年02月14日
公開日（公表日）： 2002年10月29日
要約：

【要約】高性能浮動小数点操作を組み込む、命令セット構造(320)の比較拡張および条件付きブランチ拡張(630)プロセッサ。命令セット構造(320)は、単精度および倍精度データフォーマット、ならびに一対のオペランドの2つの同時操作を可能にするペアードシングルデータフォーマットを含む、様々なデータフォーマットを組み込む。比較拡張は、対の32ビット固定点整数と対の一重浮動小数点フォーマットとの間の浮動小数点数および変換の大きさの比較に向けられた命令を含む。条件付きブランチ拡張(630)は、例えば、2つの条件コード(635)のうちのいずれか1つが偽または真である場合、3つの条件コード(630)のうちのいずれかが偽または真である場合、または、4つの条件コード(630)のうちのいずれか1つが偽または真である場合、分岐に向けられる命令を含む。

請求項（抜粋）：

プロセッサにおいて、コンピュータグラフィックス計算を行う方法であって、複数の座標でコンピュータグラフィックス画像において頂点を表す工程と、該複数の座標を複数の変換された座標に変換する工程と、浮動小数点方式による大きさ比較命令を用いて、該複数の変換された座標の少なくとも一部と、指定された表示量の複数の端を表す値との間の大きさの比較を行う工程であって、少なくとも3つの表示量の端についての該比較結果が得られる、工程とを包含する方法。

IPC (4件)：

G06T 15/00 100 , G06T 1/20 , G06T 3/00 100 , G06T 17/40

FI (4件)：

G06T 15/00 100 A , G06T 1/20 C , G06T 3/00 100 , G06T 17/40 A

Fターム (21件)：

5B050AA03 , 5B050BA09 , 5B050BA18 , 5B050CA03 , 5B050EA27 , 5B057AA20 , 5B057CA01 , 5B057CA13 , 5B057CA18 , 5B057CB01 , 5B057CB13 , 5B057CB18 , 5B057CD01 , 5B057CH05 , 5B080CA01 , 5B080CA04 , 5B080CA05 , 5B080CA09 , 5B080DA06 , 5B080FA14 , 5B080GA22

前のページに戻る