特許

J-GLOBAL ID：200903097666052586

不揮発性半導体メモリ装置およびその製造方法

発明者： 竹内 信善
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平7-280818
公開番号（公開出願番号）：特開平9-129757
出願日： 1995年10月27日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】ゲートバーズビークの発生を低減できる不揮発性半導体メモリ装置およびその製造方法を提供する。【解決手段】p型シリコン基板21の表面上にはトンネル酸化膜22が形成されている。トンネル酸化膜22上にはポリシリコン膜からなるフローティングゲート電極23が形成されている。フローティングゲート電極23上には、第1窒化チタン膜24、ONO膜28及び第2窒化チタン膜29が形成されている。フローティングゲート電極23の両側に位置するシリコン基板21の素子領域には、ソース領域30及びドレイン領域31が形成されている。フローティングゲート電極23およびコントロールゲート電極33の側面部にはサイド酸化膜34が形成されている。第2窒化チタン膜29の表面上にポリシリコン膜からなるコントロールゲート電極33が形成されている。

請求項（抜粋）：

一導電型の半導体基板に互いに離間して設けられた逆導電型のソース・ドレイン領域、前記ソース・ドレイン領域の間のチャンネル領域上に形成された第1ゲート絶縁膜、前記第1ゲート絶縁膜上に設けられた、ポリシリコンで構成されるフローティングゲート電極、前記フローティングゲート電極上に形成された第1窒化チタン膜、前記第1窒化チタン膜上に形成された第2ゲート絶縁膜、前記第2ゲート絶縁膜上に形成された第2窒化チタン膜、前記第2窒化チタン膜上に設けられた、ポリシリコンで構成されるコントロールゲート電極、および、前記フローティングゲート電極および前記コントロールゲート電極の側壁面を覆うように形成されたサイド絶縁膜を具備することを特徴とする不揮発性半導体メモリ装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434