特許

J-GLOBAL ID：200903097674638212

半導体装置およびその製造方法

発明者： 清水 昭博 ,  山中 俊明 ,  橋本 直孝 ,  橋本 孝司 ,  大木 長斗司 ,  石田 浩
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253471
公開番号（公開出願番号）：特開平5-095113
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：

【要約】【目的】高信頼度,高電流駆動能力化と共に高集積化に好適なMIS型電界効果トランジスタを提供する。【構成】ソース,ドレインが上記LDD構造を有しかつその低濃度拡散層2上部ゲート電極側壁近傍にサイドウォールスペーサ6を設け、かつ該ゲート電極底部が張り出しており、かつ該ゲート電極張出し部が半導体基板1内に自己整合的に埋め込まれていることをより達成される。【効果】低濃度拡散層2とゲート電極5との重なり部分をシリコン基板1内に自己整合的に埋め込み、トランジスタの平面的な占有面積が小さくても高信頼度,高電流駆動能力を有する半導体装置を実現できる。また、本トランジスタと上部配線層とのコンタクトも自己整合的に形成でき、トランジスタの平面的な占有面積をさらに小さくできる。

請求項（抜粋）：

半導体基板に設けられたソース領域とドレイン領域とその間に形成されたチャネルと、該チャネルに電界効果を及ぼすゲート電極とをもつ絶縁ゲート型電界効果トランジスタを有する半導体装置において、該ゲート電極底部が張り出した形状を有し、かつ該ゲート電極底部の張り出し部が該半導体基板内に埋め込まれていることを特徴とする半導体装置。