特許

J-GLOBAL ID：200903097679525750

デジタルアキュムレ-タおよび高速デジタル累算のための方法

発明者： ピエランドレア・サボ ,  ルイジ・ザングランディ ,  ステファノ・マルケーゼ
出願人/特許権者： エッセ・ティ・ミクロエレクトロニクス・ソシエタ・ア・レスポンサビリタ・リミタータ
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-126887
公開番号（公開出願番号）：特開2000-056946
出願日： 1999年05月07日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 高速の広いダイナミックレンジのデジタルアキュムレータを提供する。【解決手段】 デジタルアキュムレータ(10)は入力加数が前のクロック周期におけるアキュムレータの出力の最下位部の値に加えられる第1の加算器段(15)を含む。アキュムレータはさらに少なくとも1つの第2の段を含み、これはアキュムレータの出力の最上位部に増分、減分または識別動作を行なうための増分器/減分器手段(18)を有する。増分器/減分器手段は前のクロック周期で得られた結果でなされた決定に基づくアキュムレータ出力の最上位部について増分、減分または識別動作をトリガするための論理手段を含む。

請求項（抜粋）：

高速の、広いダイナミックレンジのデジタルアキュムレータであって、入力加数が現在のクロック周期の直前のクロック周期におけるアキュムレータからの出力信号の最下位部の値に加えられる第1の加算器段と、入力が前記第1の加算器段の出力に結合される増分器/減分器手段を含む少なくとも1つの第2の段とを含み、前記増分器/減分器手段は前記アキュムレータからの前記出力信号の最上位部に対して増分、減分または識別動作を行ない、前記増分器/減分器手段は前記前のクロック周期で得られた結果によりなされた決定に基づき、前記最上位部に対する前記増分、減分または識別動作をトリガするのに適する論理手段を含む、デジタルアキュムレータ。

IPC (2件)：

G06F 7/00 ,  G06F 7/50

FI (2件)：

G06F 7/00 A ,  G06F 7/50 E