特許

J-GLOBAL ID：200903097682924844

ダイナミック型半導体記憶装置

発明者： 加藤 大輔 ,  大脇 幸人 ,  渡辺 重佳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-008245
公開番号（公開出願番号）：特開平6-215566
出願日： 1993年01月21日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】集積化が進んでも十分な信号電位を確保できるダイナミック型半導体記憶装置を提供すること。【構成】ゲートがワード線WLに接続され、ドレインがビット線BLに接続されたMOSトランジスタ及びこのMOSトランジスタのソースに接続されたキャパシタとからなるメモリセルMCを有するダイナミック型半導体記憶装置備において、非選択電位VwLが“0”書き込み電位VbLより低く設定され、且つ上記選択電位VwHと“0”書き込み電位VbLとの電位差が、上記MOSトランジスタのゲート・ソース間の許容最大電圧VGSmax に設定されていることを特徴とする。

請求項（抜粋）：

ゲートがワード線に接続され、ドレインがビット線に接続されたMOSトランジスタ及びこのMOSトランジスタのソースに接続されたキャパシタとからなるダイナミック型メモリセルとを具備してなるダイナミック型半導体記憶装置において、前記ワード線の非選択電位が前記ビット線の“0”書き込み電位より低く設定され、且つ前記ワード線の選択電位と前記ビット線の“0”書き込み電位との電位差が、前記MOSトランジスタのソースとゲートとの間に印加できる電圧の上限に設定されていることを特徴とするダイナミック型半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  H01L 27/108

FI (2件)：

G11C 11/34 354 D ,  H01L 27/10 325 U

引用特許：

審査官引用 (3件)

• 特開昭64-076588
  
• 特開昭60-052997
  
• 特開平4-038786