特許
J-GLOBAL ID:200903097684875964

半導体集積回路装置及びその設計方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-209309
公開番号(公開出願番号):特開2001-036016
出願日: 1999年07月23日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】別々の設計データ(CADデータ)に依存している集積回路どうしの接続部における精度の不安定箇所をなくし、接続のデータ検証が容易で高信頼性の接続部構造を有する半導体集積回路装置及びその設計方法を提供する。【解決手段】LSIチップ1上において外部から入手したマクロセルIP1,IP2相互の配線11,12各々が接続用配線層13を介して接続される。かつ、少なくとも接続用配線層13と接続する選択された配線11,12それぞれの配線端に対して接続電極101,102が設けられている。接続電極101と102は、ビアコンタクトVCONを介して接続用配線層13における所定の配線によって接続される。
請求項(抜粋):
第1の半導体集積回路と、前記第1の半導体集積回路に隣接して配置された第2の半導体集積回路と、前記第1の半導体集積回路に属する第1配線と第2の半導体集積回路に属する第2配線とを相互に接続する接続用配線層と、少なくとも前記接続用配線層と接続する前記第1、第2配線各々の配線端に対して設けられた接続電極と、を具備したことを特徴とする半導体集積回路装置。
IPC (4件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H01L 21/3205
FI (4件):
H01L 27/04 D ,  H01L 21/82 W ,  H01L 21/88 Z ,  H01L 27/04 E
Fターム (17件):
5F033UU01 ,  5F038CA04 ,  5F038CA17 ,  5F038DF04 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ20 ,  5F064AA03 ,  5F064BB09 ,  5F064BB12 ,  5F064DD02 ,  5F064DD25 ,  5F064DD39 ,  5F064EE02 ,  5F064EE03 ,  5F064EE09 ,  5F064EE27

前のページに戻る