特許
J-GLOBAL ID：200903097695809467
半導体装置およびその製法
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-187339
公開番号（公開出願番号）：特開平8-051222
出願日： 1994年08月09日
公開日（公表日）： 1996年02月20日
要約：
【要約】【目的】 ウェルと素子分離領域との耐圧を向上させ、全体として耐圧の向上した半導体装置およびその製法を提供する。【構成】 半導体基板1の表面に該半導体基板1の導電型と異なる導電型のエピタキシャル成長層が形成され、該エピタキシャル成長層に設けられた素子分離領域8により分離して形成されたウェル2に半導体素子が形成される半導体装置であって、前記ウェル2の周囲に、かつ、前記素子分離領域8内に該ウェル2と同一導電型で該ウェル2と電気的に独立してリング状領域9が設けられている。
請求項（抜粋）：
半導体基板の表面に該半導体基板の導電型と異なる導電型のエピタキシャル成長層が形成され、該エピタキシャル成長層に設けられた素子分離領域により分離して形成されたウェルに半導体素子が形成される半導体装置であって、前記ウェルの周囲に、かつ、前記素子分離領域内に該ウェルと同一導電型で該ウェルと電気的に独立してリング状領域が設けられてなる半導体装置。
IPC (2件)：
H01L 29/861
, H01L 21/761
H01L 29/91 D
, H01L 21/76 J
