特許
J-GLOBAL ID:200903097699372985
半導体の製造方法及び半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-355467
公開番号(公開出願番号):特開2002-231704
出願日: 2001年11月21日
公開日(公表日): 2002年08月16日
要約:
【要約】【課題】 III-V族化合物半導体に対するエッチング制御を容易に且つ確実に行なえるようにする。【解決手段】 p型第1クラッド層18の上に、アルミニウムの組成がp型第1クラッド層18よりも大きく且つ厚さが約50nmのp型Al0.10Ga0.90Nからなるエッチング停止層19Aを成長する。続いて、エッチング停止層19Aの上に、厚さが約0.4μmのp型Al0.07Ga0.93Nからなるp型第2クラッド層20と、厚さが約0.1μmのp型GaNからなるp型コンタクト層21を成長する。続いて、第1の絶縁性パターン22Bをマスクとして、p型第2クラッド層20に対して、ドライエッチングを行なうことにより、p型第2クラッド層を、第1の絶縁性パターン22Bが転写されたリッジ形状にパターニングする。
請求項(抜粋):
第1の半導体層の上に、エッチング停止層を形成する第1の工程と、前記エッチング停止層の上に、III-V族化合物半導体からなる第2の半導体層を形成する第2の工程とを備え、前記エッチング停止層のドライエッチングによるエッチングレートは、前記第2の半導体層のエッチングレートよりも小さいことを特徴とする半導体の製造方法。
IPC (3件):
H01L 21/3065
, H01S 5/02
, H01S 5/323 610
FI (3件):
H01S 5/02
, H01S 5/323 610
, H01L 21/302 E
Fターム (24件):
5F004AA02
, 5F004AA06
, 5F004CB01
, 5F004CB09
, 5F004CB15
, 5F004DA04
, 5F004DB19
, 5F004DB26
, 5F004EA01
, 5F004EA10
, 5F004EA23
, 5F073AA03
, 5F073AA45
, 5F073AA53
, 5F073AA74
, 5F073AA77
, 5F073AA83
, 5F073CA07
, 5F073CB05
, 5F073CB07
, 5F073CB19
, 5F073DA05
, 5F073DA24
, 5F073DA35
前のページに戻る