特許
J-GLOBAL ID：200903097701872141
位相同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-013757
公開番号（公開出願番号）：特開平6-315024
出願日： 1994年02月07日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 モノリシック集積回路化が可能で、かつ数十ビット以上の同符号連続データが生じても位相同期状態を安定に維持する位相同期回路。【構成】 データ入力端子6からの入力データは逓倍回路2で逓倍され位相比較回路4に入り、VCO3のVCO出力と位相差が比較され、S/Hスイッチ回路9を介してLPF5に印加され、位相差に応じた直流出力が得られ、この直流出力がVCO3に印加され位相差が0になるようにVCO3の発振周波数が制御される。入力データに同符号連続状態が発生したときはS/Hスイッチ回路9をオフとし、サンプルホールドした出力でLPF5を制御し、VCO3の発振を続けさせる。
請求項（抜粋）：
入力データと比較信号との位相差を検出する位相比較回路と、前記入力データの同一ビット連続状態を検出して、制御信号を出力する制御回路と、前記位相比較回路の出力をサンプルホールドするとともに、前記制御回路から供給された制御信号によって、前記同一ビット連続状態検出の間、ホールドモードを保つS/H(サンプルホールド)スイッチ回路と、前記S/Hスイッチ回路の出力の直流成分を検出する直流成分検出手段と、該直流成分検出手段の出力に応じた周波数の信号を発振し、前記位相比較回路に前記比較信号として供給する可変発振回路とを具備することを特徴とする位相同期回路。
IPC (2件)：
引用特許：
前のページに戻る
