MOS型集積回路およびMOS型集積回路の製造方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-214556
公開番号（公開出願番号）：特開平6-037266
出願日： 1992年07月20日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】ロジック用CMOSトランジスタと高耐圧出力用DMOSトランジスタを含み、しかも両トランジスタのシレッショルド電圧の制御が容易でありかつCMOSトランジスタのリークが少ないMOS型集積回路をセルフアラインで製造する。【構成】フィールド酸化膜8を形成した後にマスク酸化膜9を形成し、パターニングし、それをマスクとしてDMOSトランジスタのチャネル10とソース11をセルフアラインで形成し、その後マスク酸化膜9を除去し、ゲート酸化膜12を形成し、ゲート電極としてポリシリコン14をパターニングし、それをマスクとしてCMOSトランジスタのソース16とドレイン17をセルフアラインで形成する。

請求項（抜粋）：

ロジック用CMOSトランジスタと高耐圧DMOSトランジスタが混在しかつこれらCMOSトランジスタ領域とDMOSトランジスタ領域が分離されているMOS型集積回路において、P型基板上にN型埋込み拡散層が設けられており、その上にN型エピタキシャル層が配置されており、P型分離拡散層によってロジック領域と高耐圧領域が分離されており、ロジック領域にウェル拡散部が、高耐圧領域にP型ボディが、それぞれ設け設けられており、ウェル拡散部とP型ボディに、それぞれソースおよびドレイン用のN+ 注入部、酸化膜及びゲート電極が設けられており、その場合、高耐圧領域のゲート電極のソース側エッジが、ソース上に重ならないようにしたことを特徴とするMOS型集積回路。

IPC (5件)：

H01L 27/088 , H01L 21/265 , H01L 21/316 , H01L 27/092 , H01L 29/784

FI (6件)：

H01L 27/08 311 A , H01L 21/265 S , H01L 21/94 A , H01L 27/08 321 A , H01L 29/78 301 D , H01L 29/78 301 R

引用特許：

審査官引用 (4件)

特開昭61-174666
特開平2-232964
特開昭57-058331

全件表示

前のページに戻る