特許

J-GLOBAL ID：200903097713613605

半導体装置

発明者： 古閑 丈晴
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平8-308803
公開番号（公開出願番号）：特開平10-150142
出願日： 1996年11月20日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】同一パッケージに収納された並列接続された複数個のIGBTチップで構成された半導体装置において、各IGBTチップのスイッチング動作を均一化する。【解決手段】ベース基板12(導体)にIGBTチップ1a、1bの裏面のコレクタ電極が固着され、各IGBTチップ1a、1bにはゲートパッド2が形成され、ベース基板12とは絶縁されてゲート基板3がIGBTチップ1a、1bの周囲に配置され、ゲート基板3上にはIGBTチップ1個に対して1個のチップ抵抗4a、4bがはんだ接合されている。各IGBTチップ1a、1bのゲート電極は複数の領域(ユニット)に分離され、不良ユニットはリペアされる。各スイッチング動作の均一化を図るために、不良ユニットの数に合わせて、チップ抵抗4a、4bの抵抗値を最適値に設定する。

請求項（抜粋）：

電圧駆動型の電力用半導体装置で、一個の半導体チップ内でゲート電極を複数個のユニットに分割し、分割されたユニットの内、良品ユニットのみをゲートパッドと接続する構造の半導体チップが、同一パッケージ内で並列接続される半導体装置において、各半導体チップのゲートパッドとゲート外部導出端子との間に抵抗体が接続され、抵抗体の抵抗値が良品ユニット数に応じて所定の値に調整されることを特徴とする半導体装置。

IPC (3件)：

H01L 25/07 ,  H01L 25/18 ,  H01L 29/78

FI (3件)：

H01L 25/04 C ,  H01L 29/78 301 J ,  H01L 29/78 652 Q