特許
J-GLOBAL ID：200903097722325523
薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-282099
公開番号（公開出願番号）：特開平6-132302
出願日： 1992年10月21日
公開日（公表日）： 1994年05月13日
要約：
【要約】【構成】ソース及びドレイン電極18,19と非晶質硅素薄膜14とをオーミック接触させる低抵抗半導体層17をイオン注入により形成してなる薄膜トランジスタの製造方法に関し、非晶質硅素薄膜14上に無機保護膜15を形成・形状加工する工程と、無機保護膜15を注入ストッパーとして、非晶質硅素薄膜14に不純物元素イオンを含むイオン種を注入して低抵抗半導体層17を形成する工程と、低抵抗半導体層17を形成した後に無機保護膜15の膜厚と外形寸法の少なくとも一方を減少させる工程とを備えている。【効果】無機保護膜15中に注入されてしまうイオン種の量を減少させることができるために、トランジスタ特性が無機保護膜15中に存在するイオン種の影響を受けなくなり、高動作特性の薄膜トランジスタが得られる。
請求項（抜粋）：
絶縁基板上にゲート電極、ゲート絶縁膜、非晶質硅素薄膜、低抵抗半導体層、無機保護膜、ソース電極及びドレイン電極を形成してなる薄膜トランジスタの製造方法において、前記非晶質硅素薄膜上に前記無機保護膜を形成・形状加工する工程と、前記無機保護膜を注入ストッパーとして、前記非晶質硅素薄膜に不純物元素イオンを含むイオン種を注入して前記低抵抗半導体層を形成する工程と、前記低抵抗半導体層を形成した後に前記無機保護膜の膜厚と外形寸法の少なくとも一方を減少させる工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, G02F 1/136 500
