特許
J-GLOBAL ID：200903097769565220
フレーム同期信号検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平4-230222
公開番号（公開出願番号）：特開平5-207003
出願日： 1992年08月28日
公開日（公表日）： 1993年08月13日
要約：
【要約】【目的】 データ信号の入力に並行してフレーム同期信号、サブフレーム同期信号を検出することができる検出回路を提供する。【構成】 フレーム同期信号は、該信号の長さに対応する期間のみ論理1をとる第1信号を生成し、データ信号と第1信号の論理積を作成することによって検出される。サブフレーム同期信号は、開始サブフレームに誤りビットが無いときに生成される孤立パルス信号を先頭パルスとして、サブフレーム周期を繰返し周期とするパルス列を生成し、このパルス列から孤立パルス信号を除去してウインドパルスを生成し、このウインドパルスをマスクとしてデータ信号からサブフレーム同期信号を抽出することによって検出される。
請求項（抜粋）：
すべてのビットが同一の論理値のコードで指定されるフレーム同期信号を検出する、フレーム同期データ通信におけるフレーム同期信号検出回路において、前記フレーム同期信号の長さに対応する期間のみに論理1をとる第1の信号を出力する第1の回路と、前記フレーム同期データ通信によって送信されたデータ信号と前記第1の信号を入力して両者の論理積に対応する第2の信号を出力する第1のゲート回路を有する第2の回路とを有することを特徴とするフレーム同期信号検出回路。
IPC (2件)：
引用特許：
前のページに戻る
