特許
J-GLOBAL ID：200903097786528339
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平8-063551
公開番号（公開出願番号）：特開平9-260669
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】 半導体装置において、上層の配線と基板上の素子との接続による余分な配線面積を削減して集積度を向上し、さらにゲートとソース・ドレイン領域の間の寄生容量を低減し、回路性能を向上させる。【解決手段】 ゲート電極6は、半導体基板1に形成した半導体層H上にゲート絶縁膜5を介して形成する。半導体層Hは、ソース領域3とドレイン領域4が形成されるものであって、ソース領域3とドレイン領域4は、ゲート電極6を中心としてその左右に形成する。配線10,10’は、ドレイン領域4に接続される配線であって、半導体層Hを挾んでゲート電極6とは反対側に形成されている。ソース領域3に接続され配線7,7’は、ゲート電極6側に設けられている。
請求項（抜粋）：
ゲート電極と、ソース・ドレイン電極と、配線とを有する半導体装置であって、ゲート電極は、半導体基板上にゲート絶縁層を介して形成されており、ソース・ドレイン電極は、前記半導体基板に前記ゲート電極を中心としてその左右に形成されており、配線は、前記ソース電極,ドレイン電極に接続される配線であって、少なくとも一方が前記ゲート電極とは反対側に形成されたものであることを特徴とする半導体装置。
IPC (4件)：
H01L 29/786
, H01L 21/3205
, H01L 29/78
, H01L 21/336
H01L 29/78 616 S
, H01L 21/88 J
, H01L 29/78 301 Z
