特許
J-GLOBAL ID：200903097787860965
メモリ制御方式
発明者：
出願人/特許権者：
代理人 (1件)：
茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平7-011323
公開番号（公開出願番号）：特開平8-202583
出願日： 1995年01月27日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】タスクを構成する上位モジュールから該上位モジュール内の下位モジュールへ処理を移行するメモリ制御方式に関し、各タスク内で異常が発生した場合、何処で異常が起きたかを容易に発見できるようにする。【構成】上位モジュールから処理を移行する下位モジュールにその処理の入口部と出口部を設け、入口部によってスタック領域に自己のモジュール識別子を設定し出口部によりそのモジュール識別子を消去する。
請求項（抜粋）：
タスクを構成する上位モジュールから該上位モジュール内の下位モジュールへ処理を移行するメモリ制御方式において、該下位モジュールに、スタック領域に自己のモジュール識別子を設定するための入口部と、該下位モジュールの処理を行った後に該モジュール識別子を消去するための出口部とを設け、該モジュール識別子の消去後に予めスタック領域内に設定されている復帰アドレスにより該出口部が該下位モジュールから該上位モジュールへ復帰させることを特徴としたメモリ制御方式。
IPC (2件)：
G06F 11/28 310
, G06F 11/34
